## JP Abstract

Title: Display device

1. Country: JP (Japan)

2. Application Number: 1986-035668 (1986.02.19)


4. Inventor: Sakamoto Hiro Kazu

5. Publication Number: 1987-192783 (1987.08.24)

## 6. Abstract

[claim 1] A display device including two substrates and a display element disposed between the substrates, and the display element including liquid crystals or electro-chromic materials, etc., wherein a thin film transistor (TFT) array substrate as one of two substrates includes a light blocking layer, a passivation layer, a source electrode wire, a drain pixel electrode, a semiconductor layer, a gate insulating layer, which are sequentially formed on a transparent substrate, and a gate electrode formed on the transparent substrate to be the uppermost layer of the TFT array substrate, the display device comprising: a second source wire formed on the transparent substrate with the light blocking layer, wherein the second source wire is electrically connected to the source electrode wire in parallel, and wherein the second source wire and the source electrode wire define a source wire having a double layer.

## 7. Representative drawing



① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭62 - 192783

⑤Int Cl.⁴

識別記号

庁内整理番号

**33公開 昭和62年**(1987)8月24日

G 09 F 9/30 9/35 H 01 L 27/12 6731-5C 6731-5C

7514-5F

8422-5F

審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 表示装置

29/78

②特 願 昭61-35668

22出 頭 昭61(1986)2月19日

⑫発 明 者 阪 本

弘和

尼崎市塚口本町8丁目1番1号 三菱電機株式会社材料研

究所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

20代 理 人 弁理士 大岩 增雄 外2名

明 細 書

1. 発明の名称

表示装置

## 2. 特許請求の範囲

(1) 透明絶操性の基板上に下層から遮光膜、パッシャーション層、ソース電橋配線とドレイン顕素電橋、半導体層、ゲート絶縁膜、最上層にゲート電橋を有するとともに上記其板上に上記違光度形成時に同時に形成され上記ソース電極配線と2 層配線となる第2 のソース配線とを有する静膜トランジスタアレイ、この薄膜トランジスタアレイの数板と透明電極およびカラーフィルタなどを有する対向電極拡板との間に液晶またはエレクトロクロミック材料などの表示材料を有する表示装置。

(2) 第 2 のソース配線はコンタクトホールを選してコンタクト膜によりソース電極配線と接続されることを特徴とする特許請求の範囲第 1 項配機の表示数價。

3. 発明の詳細な説明

〔産業上の利用分野〕

との発明は、静膜トランジスタアレイを用いた 表示装置において、大面積化および高解像度化を 行う際の配線の低抵抗化および断線不良の低減の 向上を期するようにした表示装置に関するもので ある。

#### 〔従来の技術〕

上記の表示装置は通常 2 枚の対向基板の間に被 品あるいはエレクトロクロミック(以下、ECという)材料などの表示媒体を挟み、この表示媒体 に電圧を印加する方法で構成される。

この際、少なくとも一方の基板にマトリクス状 に配列した簡素電極を設け、これらの画案を選択 的に動作するために各箇業毎にFET(世界効果 トランジスタ)およびダイオードなどの非線形ス イッチング素子を設けている。

従来、この種の表示装置を構成する薄膜トラン ジスタアレイは第3回および第4回に示すような ものがあつた。第3回は従来法により形成した薄 膝トランジスタアレイの部分平面回、第4回は第 3回のA-A部の断面図である。 この第3図、第4図の両図において、1は透明 絶線性基板、2は遮光膜、3はパッシペーション 膜である。このパッシペーション膜3上にソース 電極配線4とドレイン・國業電板5が形成されている。

また、パッシベーション膜 3 上に半導体膜 6 が 形成されており、その上に順次ゲート絶繰膜 7 、 ゲート電極 8 が形成されている。

液晶表示装置などのように透過型のディスプレイを形成する際、ソース電極・配線4およびドレイン・画楽電極5はITO(Indium Tin Oxide)のような透明導電膜で同時形成する方法があるが、その上層に形成される半導体層などを、ソース電極およびドレイン電極の段差部分で切らずに形成するためには、ソース電極およびドレイン電極のITOの膜厚は薄い方がよく、通常1000点位であつた。

### 〔発明が解決しようとする問題点〕

したがつて、表示面積が大きくなり、しかも高 解像度なディスプレイを形成する際、ソース電極

数が小さくなり、高速動作を行う。

#### 〔実施例〕

以下、この発明の表示装置の実施例について図面に基づき説明する。第1図はその一実施例の建 膜トランジスタアレイで形成した平面図であり、 第2図は第1図のB-B線の断面図である。この 第1図および第2図において、第3図および第4 図と阿一部分には同一符号を付して説明する。

この第1図、第2図において、9は第2のリース配線、10はコンタクトホール、11はコンタクト 膜であり、この部分がこの発明によつて新たに付加された部分である。

以下にこの発明の具体的な構成の製造工程を述べる。まずガラスなどの透明で高絶操性の基板 1 を鏡面研磨しその表面を洗浄する。

次に、ALなどの低抵抗な金属、金属化合物あるいは金属合金を真空蒸着法などで堆積する。 この後 ホトリソグラフィ などの方法で、 アイランド状の 進光膜 2 と同時にライン状の 第 2 のソース配線 9 を形成する。

配線の抵抗が高くなる。たとえば、ソース配線を 長さ10cmで巾30μm に形成した場合の抵抗は 100KQ 以上となり、ここに信号を入力した場合信号の被接が大きく、さらにその抵抗と入力容 惟(たとえば50pF 以上)との積である時定数 は10μsec 以上となり、高周波動作が困難となる。 また、1000A程度の膜厚では断線が多発し、 表示上不利となるといつた欠点があつた。

この発明は、かかる問題点を解決するためになされたもので、工程をほとんど増さずにソース配線の低抵抗化を行い、さらに断線不良を低減でき、かつ表示品質の高い表示装置を得ることを目的とする。

#### 〔問題点を解決するための手段〕

この発明に係る表示装置は、 遮光膜形成と同時に第1、第2のソース配線を形成して 2 層配線のソース配線を設けたものである。

#### 〔作用〕

この発明においては、ソース配線が2 層配線となることからソース配線抵抗を低減化でき、時定

次に、パッシベーション層 3 として、 Si, N. や SiO, などの透明絶縁膜を C V D 法などで形成し、 パターニングする。

次に、ソース電極・配線 4 およびドレイン・面素電極 5 を I T O などの透明導電膜を用いて形成し、さらに a - Si , p - Si , CdSe などの半導体層 6 および Si <sub>a</sub> N<sub>4</sub> , SiO<sub>2</sub> , A<sub>4</sub> O<sub>3</sub> などの絶縁膜でケート絶縁膜 7 を形成する。

とこで、ソース電極・配線 4 およびパッシペーション膜 3 に透明導電膜で形成されたソース電極配線 4 と遮光膜 2 の形成と同時に形成された第 2 のソース配線 9 を接続するためのコンタクトホール 1 0 を形成する。そして、最後にALなどの金属、金属化合物あるいは金属合金でゲート電極 8 を形成する。

このとき、同時に透明電極で形成されたソース 電極・配線 4 と遮光膜 2 の形成と同時形成した第 2 のソース配線 9 を接続するコンタクト膜 1 1 を 形成する。

なお、このとをゲート配線と本来のソース配線

## 特開昭 62-192783 (3)

の病間絶縁は半導体層とゲート絶縁膜 7 がそれを 兼ねている。

とのようにして形成された薄膜トランジスタアレイ基板と他の透明電極およびカラーフィルタなどを有する基板との間に所定の間隔を保持し、これらの2枚の基板間に液晶やEC材料などの表示媒体を挿入して、表示装置が完成する。

上記構成の薄膜トランジスタアレイおよび表示 接置はソース電極配線4が金属、金属化合物あるいは金属合金と透明導電膜の2層で形成されているため、低抵抗化が可能であり、たとえば、第2のソース配線9にALを用いたとき、ソース配線の長さが10mで中20μmで厚さ3000点の場合の抵抗は1 KQ 以下となり、ITO単独の場合より2桁以上低くすることができる。したがつて、抵抗損失による信号の減衰がない。

また、その抵抗と入力容量の種である時定数も 小さくなり、特に上記のようにALを用いた場合に は時定数は2桁以上小さくなり、高周波での動作 が可能となる。

置が得られる効果を奏する。

#### 4. 図面の簡単な説明

第1図はこの発明の表示装置の一実施例を構成する薄膜トランジスタアレイの部分平面図、第2図は第1図のB-B線の断面図、第3図は従来の表示装置を構成する薄膜トランジスタアレイの部分平面図、第4図は第3図のA-A線の断面図である。

1 … 基板、 2 … 遮光膜、 3 … パッシペーション 膜、 4 … ソース電極配線、 5 … ドレイン・ 開業電 極、 6 … 半導体膜、 7 … ゲート絶線膜、 8 … ゲー ト電衝、 9 … 第 2 のソース配線、 1 0 … コンタク トホール、 1 1 … コンタクト膜。

なお、図中同一符号は同一または相当部分を示 す。

代理人 大岩坳雄


さらに、断線に対しても昼重性があり、第2のソース配線9と透明導電膜で形成された本来のソース配線4のいずれか一方が断線しても、もう一方で導道を保持できる。そして、この両者が同じ場所で断線する確率は極めて小さいので、断線不良はほとんど皆無となる。


また、このようなソースの 2 層配線を行つても、 工程としては従来のものよりパッシャーション膜 3 にコンタクトホール 1 0 を形成する工程が一つ 増すだけである。

したがつて、この発明を用いて大面積で高解像 度の表示装置を形成すれば簡単な工程で係めて表示品質の高い表示装置が得られる。

#### [発明の効果]

この発明は以上説明したとおり、本来のソース 配線以外に第2のソース配線を遮光膜と同時に形成して本来のソース配線との2階配線とするよう にしたので、工程をほとんど増さずにソース配線 の低抵抗化ができ、動作の高速化と断線不良を低 減でき、これにともない、表示品質の高い表示装





## 特開昭 62-192783 (4)

手 統 補 正 春 (自発) 61 8 25 昭和 年 月 日

特許庁長官殿

1. 事件の表示 特願昭 61-35668号

2. 発明の名称

表示装置

3. 補正をする者

事件との関係 特許出願人

住 所

東京都千代田区丸の内二丁目2番3号

名 称 (601)三菱電機株式会社

代表者志 岐 守 哉

4. 代 理 人

住 所 東京都千代田区丸の内二丁目2番3号

三菱電機株式会社内


氏名 (7375) 弁理士 大岩 增 维

(連絡先03(213)3421特許部)



方式





第3図

5. 補正の対象

A

明細書の発明の詳細な説明の欄

- 6. 補正の内容
  - (i) 明細書 5 頁 9 ~ 1 0 行の「リース配線」を 「ソース配線」と訂正する。
  - (2) 同 6 頁 2 ~ 3 行の「形成し、パターニング」 を「堆積」と訂正する。